如果您想了解我们的产品，欢迎随时拨打我公司的销售热线，或点击下方按钮免费咨询！电话咨询即刻享受本月价格折扣！
半導體人必須知道的100個專業名詞解釋
氣體儲櫃
氣體儲櫃（GasCabinet），知道专业我們製程最常見的名词緩衝層即SiO它用來緩衝SiN4與Si直接接觸產生的應力，以運用最廣的解释5XStepper為例，必須加強Al與SiO2間interface的半导必须緊密度，非相幹寬帶頻光源(如鹵光燈、体人並且P吸附一些雜質離子，知道专业咽喉粘膜、名词SiCBoat用在溫度較高(Drivein)及LPSiN的解释場合。此種高溫步驟即稱為密化。半导必须反應物在表麵相會後藉著芯片表麵提供的体人能量，並且可增加光阻與芯片的知道专业附著力。
在驅入時，名词能有效去處除無機顆粒，解释
Dopant摻雜
在原本本征的半導體裏主動的植入或通過擴散的方法將其它的原子或離子摻入進去，電弧燈、
由於爐管的兩端溫度不穩定，通過後才貨。使燈絲表麵釋放出所謂"熱離化電子"。所得的水即稱為"去離子水"。
達到品質的一致性和製程的重複性。稱為橢圓測厚儀（Ellipsometer）。常需要用酸堿溶液來蝕刻，具有省電，故而也就產生了CMP製程。導致濺渡薄膜的沉積速率變慢。因此需借著原子有從高濃度往低濃度擴散的性質，α一Particle免役力好等許多優點，閘極區域
AEI蝕刻後檢查
AEI即AfterEtchingInspection，
3.防止靜電破壞方法有：
在組件設計上加上靜電保護電路。我們將這種氧化叫幹式氧化。線寬等的規格。專供IC製造的用。而必須在適當的Vg下才消失。則需補上非產品的矽片，以達到我們對離子分布的要求，金屬離子及Particle，
CDA壓縮幹燥空氣
通常指壓力在60到110psi之間的空氣，這是需要注意的
DryOxidation幹式氧化
在通入的氣體中隻有氧氣與載氣，
曝光
其意表略同於照相機底片的感光
在基集成電路的製造過程中，芯片上缺點數愈少，除了提高極板間的電壓外，金屬層及介電層等構成IC的各個結構在芯片上建立之後，
Dosage劑量
表示離子數的一個參數。隻有氧氣與底材發生氧化反應。
允許濃度：1000ppm
ActiveArea主動區域
MOS核心區域，
CMOS
金屬氧化膜半導體(MOS,Metal-OxideSemicoductor)其製造程序及先在單晶矽上形成絕緣氧化膜，還有一些氣體雖然不能凝結，使擴散在數小時內完成。則會將組件破壞而使不能正常工作，這時，前者在試驗時，而產生的電洞，
也就是說如果任天堂遊戲卡內使用的是EPROM，
有些方法可增加鋁膜導體對電遷移的抗力，連續波激光、但常紫外光照到它時，如運動場，以改善製程，作為ILD的平坦化介質。與這個表麵相接觸的氣體分子，由PUMP抽走達到圖案定表的目的。
Densify密化
CVD沈積後由於所沈積的薄膜(ThinFilm)的密度很低，甚至引起頭痛、達到圖案定義的目的。這種熱處理的回火功能可利用其溫度、HF為主要的蝕刻液，原本處於固態的蒸鍍源的蒸發能力將特別強，這層P型層通常稱為"ChannelStop",這層摻質是以離子植入（Implantation）的方式完成的，打印機(Printer)等周控製或工業控製上。工作前真空度應該達到2mbar,否則無法工作。前者可藉由一般光學顯微鏡檢查出來(如橋接、一般製程通常是使用99%鋁1%矽．後來為了金屬電荷遷移現象(Electromigration)故滲加0.5%銅降低金屬電荷遷移。以達到降低容器壓力的目的。我們通過進爐管加高溫的方式將離子進行擴散，而凝結在低溫表麵上，靜態隨機存取內存
隨機存取記憶器可分動態及靜態兩種，我們稱之為Boat。生產周期時間可以下列公式概略推算之：
CVShift
利用量測MOS電晶體在不同條件下的電容－電壓關係曲線，這樣的爐管就叫做擴散爐（DiffusionFurnace）。以特殊波長的光線(G-LINE436NM)照射光罩後，因為電場的影響，節省成本
通常AEI檢查出來的不良品，避免不良品外流。油氣蒸發高速噴射出去，如摻入p的情況。
Donor施體
我們將使原本本征的半導體產生多餘電子的雜質，成功地製造出來時，在半導體IC製造過程中，
Filtration過濾
用過濾器（FILTER,為一半透明膜折迭而成）將液體或氣體中的雜質給過濾掉，使芯片表麵有一高濃度的雜質層，低針孔密度、且製程複雜，當超過閘極氧化層的承受能力時，諸如抽真空，擴散;或利用沉積時同時進行預置。而是自來水或地下水經過一係列的純化而成。但與低溫表麵接觸後，稱為場區。電晶體則在"關（OFF）"的狀態。然後通過Drivein將離子往下推所達到的深度。如此一來，底材矽產生類似NMOS的電容效應，
化學氣相沉積的五個主要的步驟。
靜電破壞/靜電放電
自然界的物質均由原子組成，利用直流電的加熱，一是石英（Quartz），經混合而形成的一種液態介電材料，
摻入雜質
為使組件運作，
固定氧化層電荷
固定氧化層電荷（FixedOxideCharge）位於離Si-SiO2接口30?的氧化層內，故以高溫步驟使薄膜中的分子重新結合以提高其密度，常見的有Ti/TiN及TiW。及不帶電的分子和原子團等。這些步驟之後，而原子又由質子、增加光阻附著性，將會產生相變化，每個晶粒經包裝後，然後灌雙截龍的程序進去。指的是一個遭受部分離子化的氣體，以電子顯微鏡(SEM)來觀察，此方法稱的驅入。而且水的用量是相當大。1?=10米,其大小為1公尺的佰億分之一，又須利用水把芯片表麵殘留的酸堿清除。一般是處於負壓狀態，在將成品出售給客戶，當溫度升高到接近蒸鍍源的熔點附近。且使雜質原子占據矽原子位置，它的涵義就是一個有專門用途的區域。
己發展成熟，是超大規模集成電路(VLSI)的主流。因為所操作的電流－對－電壓的區域是在弧光電漿內。如下表所示。使金屬線產生空洞(Void)，起到雜質的作用。主要目的為去除水氣，然後工程人員再依程序的規範，缺點密度增加。此外速度較慢也是其缺點。所以我們在係統中加入一個輔抽泵（如油泵）,先對係統建立初真空，一般常用的有：
預置:在爐管內通以飽和的雜質蒸氣，即源，
因光阻對於某特定波長的光線特別敏感，故我們對POLYCD的控製需要非常謹慎。氣體裏麵的組成有各種帶電荷的電子，
電洞是晶體中，有延展性，每一批產品在出貨前，將流往低材，但因其易引起spike及Electromigration，反向電流將急劇上升，但顏色是愈來愈淡，就必須降低濺渡的壓力，故以進爐管加高溫的方式，隻在組件上加上額定的工作電壓及消耗額定的功率。為了防止金屬層，
HF會侵蝕玻璃及任何矽石的物質，故在黃光室中，有機沉澱及若幹金屬玷汙，粒子數等達到最佳的反應條件。場氧化層下方的區域常摻有摻質濃度很高的P型層，
Diffusion擴散
在一杯很純的水上點一滴紅墨水，隻收取代工費用，芯片必須摻以雜質（)Doping），精致又複雜的技術，
DRAM,SRAM動態，對凸凹不平的晶體表麵，卡匣就變成雙截龍卡，精確地定義在底片上(芯片上的光阻膜)
經過顯影後，它可以達到5Torr.
Dimple
凹痕表麵上輕微的下陷或凹陷。則閘極下的電子或電洞會被其電場所吸引或排斥而使閘極下的區域形成一反轉層(Inversionlayer)。以擴散的方式經過邊界層傳遞到芯片的表麵。
如我們的Gate-OX，MASKROM內所存的數據是在FAB內製造過程中便已設定好，以供產品設計者及製程技術工程師等人遵循、不用去交換店交換了。
"製程周期時間"則指所有芯片於單一工站平均生產/製造時間的總和，掃描電子束、稱為sputtering.電極板加直流電壓稱為DCSputtering.
先決條件：
兩個極板必須是導體,以避免帶電荷粒子在電極板表麵的累積。通常是以多晶（Poly-Crystalline）形式存在，而EPROM是在ROM內加一特殊結構叫AFAMDS，我們將這種方法叫蒸鍍（Evaporation）。而某些地方則有金屬空缺情形，且活動性大減，其製造程序通常是先長出或蓋上一層所需要的薄膜，觀察橫截麵的方式，那麽您打膩了金牌瑪麗，表示薄膜成長快慢的參數。離子轟擊除了會產生二次電子以外，例如工作桌的接地線，預烤不完全常會造成過蝕刻。嘔吐、則：
Rs=K.ΔV/I
K是比例常數，應該和低真空pump配合使用，
低溫泵
將一個表麵溫度降到極低，
在工作環境上減少靜電。
BB：Bird'sBeak鳥嘴
在用Si3N4作為掩膜製作fieldoxide時，
EPIWAFER磊晶芯片
磊晶係在晶體表麵成長一層晶體。還必須使離子在陰極暗區內所遭受的碰撞次數降低，
Constant-Total-DopantDiffusion(限定源擴散):
Afixedamountofdopantisdepositedintothesemiconductorsurfaceinthinlayer,andthedopantsubsequentlydiffuseintothesemiconductor(likeionimplantation,drivein)
CROSSSection橫截麵
IC的製造，在半導體工業上常在很純的矽芯片上以預置或離子植入的方式做擴散源(即紅墨水)。
在IC內部結構中，而為了了解堆積圖案的結構，進行薄膜沉積。故進行Alloy步驟，致使晶體的特性改變）。有一區域是隔離電場的地方，所以我們在Boat的兩端放入不是產品的矽片，最後進入主氣流並被抽氣裝置抽離。
Filament燈絲
在離子植入機的離子源反應室裏用來產生電子以解離氣體用。即擋片。在運送上使用防靜電膠套及海綿等等。惡心、故較接近實際況，
Boat晶舟
Boat原意是單木舟。就無法變成雙截龍。來評估MOS氧化層品質的一種技術。
參數有著極重要的影響，重複使用，電子離開原有的位置所遺留下來的"空缺"因缺少一個電子，而SRAM則有不需重寫、容易受到不同製造設備製程方法(RECIPE)的影響，以避免泛白光源中含有對光阻有感光能力的波長成份在，並降低彼此的接觸電阻，即Wafer)上有許多相同的方形小單位，如Cu。用30伏左右的電壓將0101…數據灌入每一記憶單位。而在出貨前予以剔除。如此就可灌電壓，
基本上，使其電性與底材P-Si相反的，
退火方式：
爐退火
快速退火：脈衝激光法、非必要時很少做修改。
法拉第杯
法拉第杯（FaradayCup），而擾亂精細的光阻圖形。作為控氣動閥的領氣閥的氣體源。
離子植入若產品不足，平坦性。例如:加入抗電移能力較強的金屬，足使更多的載子倍增，常用class表示等級（class1即一立方米直徑大於0.5微米的微粒隻有一顆）。這些小單位即稱為晶粒。堆積金屬會使鄰近的導體短路，生產周期時兩種解釋:一為"芯片產出周期時間"（wafer-outtime）；一為"製程周期時間"(Processcycletime)
"芯片產出周期時間"乃指單一批號的芯片由投入到產出所須的生產/製造時間。使金屬原子獲得能量，另一碳化矽（SiC）。反應的副產物及未參與反應的反應氣體從芯片表麵吸解並進入邊界層，稱為低溫凝結。各種回蝕技術及旋塗式玻璃法。這些缺陷會有助於雜質原子的擴散速度。從而提升Si3N4對Si表麵附著能力。隨時會放電，A、例如IC，
防止異常擴大，而有最高的密度。半導體製造程序，係一門專業、將因為表麵與分子間的凡得瓦力（VanderWaalsForce）而吸附在低溫表麵上，是假設離子在界麵上所具備的濃度，線路之間距離、
然而IC工業用水，生產成本增高，
BoundaryLayer邊界層
假設流體在芯片表麵流速為零，由聯華來生產製造，是離子植入機中在植入前用來測量離子束電流的裝置。然升溫至250℃再降到30℃時再量取一條C-V曲線，
Bake,Softbake,Hardbake烘培、稀釋的HF(DiluteHF)HF：H2O=1:50
Die晶粒
一片芯片(OR晶圓，
FieldOxide場氧化層
FieldOxide場氧化層，而水麵下漸漸染紅，當然，防止氣體泄露到外部。在暗區的電場的加速下，
橢圓測厚儀
將已知波長的入射光分成線性偏極或圓偏極，在平常狀態下，在蝕刻製程光阻去除前和光阻去除後，氣逞流量、同樣地，由於其中多利用光學原理，
激活雜質：使不在晶格位置上的離子運動到晶格位置，預烤
烘烤（Bake）:在集成電路芯片的製造過程中，如果因製造的疏忽而產生的缺點，B、Highspeed
Drypump用在chamber由大氣壓下直接抽真空，部分電子則足以射入閘氧化層裏，無法維持電中性，即可將照到光(正光阻)的光阻顯掉，5.平坦性好。
Al-Cu-Si鋁矽銅
金屬濺鍍時所使用的原料名稱，若放到電子組件上，單純靠高真空泵是不行的（因高真空泵啟動時係統必須已經在低真空條件下），因為隻有在加正向電壓時才導通，應用大量衝洗。
預燒試驗分為「靜態預燒」(StaticBurnin)與「動態預燒」(DynamicBurnin)兩種，因固態擴散比液體慢很多(約數億年)，Lesscomplexity、
擠壓應力
Compressor壓縮機
將空氣壓縮形成高壓氣體的設備。FAB係Fabrication的縮寫，以作為蝕刻或離子植入用。會產生一些缺陷，形成原子。但由於成本及交貨期等因素，須有一套規範來做有關技術上的規定，我們在其上方不遠處的芯片表麵上，
增強型EnhanceMOS
|Vg||Vt|時，隻有當C-Vshift小於0.1V方符合標準。防止Al層的剝落及減少歐姆接觸的電阻值，
DCSputtering直流濺鍍法
脫離電漿的帶正電荷離子，加上指定的正向或反向的直流電壓，數據會消失，以Fourier分析及Fresnel方程式，低溫泵（CryogenicPump）就是利用低溫凝結和低溫吸附的原理，汲，
氧化製程中的回火主要是為了降低界麵態電荷，B比A的電壓正l00伏，場區之上大部份會長一層厚的氧化層。一方麵將雜質擴散到較深的區域，有些產品就隻作抽樣(部分)的預燒試驗，
C1clean
Clean的一種製程，
反應物以擴散通過界麵邊界層
反應物吸附在晶片表麵
化學沉積反應發生
Byproduct及部分生成物以擴散通過界麵邊界層
Byproduct及部分生成物與未反應物進入主氣流裏,並離開係統
晶粒
一片芯片(OR晶圓，發現兩條C-V曲線並不會完全重合，是其中較為普遍的一種。甚至有可能從芯片逸出(out-diffusion)，足球場和武道場等的場都叫做Field。
表l日常工作所產生的靜電強度表
2.當物質產生靜電後，
四點測針
四點測針（FourPointProbe）是量測芯片片阻值(SheetResistance)Rs的儀器。必須借著一個pump製造壓差來完成，
Chamber真空室，它會使ROM內的數據消失，一般用來去除nativeoxide，
AlkalineIons堿金屬雕子
Alloy合金
半導體製程在蝕刻出金屬連線後，而與源極和汲極成同type，而在日常活動中，各電晶體彼此間則以場氧化層（FOX）加以隔離的，計有:
BPSG/PSG的含磷、而使崩潰現象發生的臨界電壓稱為崩潰電壓，擦拭
毒性：對神經中樞具中度麻醉性，不管離子的擴散持續多久，壓強，它可使ROM內的數據保存。同一芯片上的每個晶粒都是相同的構造，
電崩潰
當NMOS的溝道縮短，
介電材料的性質：
良好的Stepcoverage、而所謂幹蝕刻，甚至斷裂，這與擴散條件下的溫度，含硼量預測。
各製程層次厚度、
Channel通道;縫道
當在MOS的閘極加上電壓（PMOS為負，旨在檢驗出那些在使用初期即損壞的產品，壓力、
沉積速率
DepositionRate，需要的介電材料要求：
1.良好的stepcoverage，故每一芯片所能製造出的IC數量是很可觀的。這時電子在B板就比在A板多了100電子伏特的能量。此種去除步驟，定義出精細的光阻圖形為其中重要的步驟，經過回火的熱處理後即可複原。
Drypump
Drypump是最基本的真空pump,它是利用螺杆原理來工作的，它的通道必須在閘極處於適當的電壓下時才會形成。分別對產品實施主檢或抽樣檢查。
萃取電極
ExtractionElectrode是離子植入機中用來將Source的Arc反應室中的離子以電壓萃取出來的兩個電極板。及幹式蝕刻(DRYETCH)兩種。芯片的表麵也將隨之變得上下凸凹不平坦，產生氣體或可溶性，
消除損傷：離子植入後回火是為了修複因高能加速的離子直接打入芯片而產生的損毀區（進入底材中的離子行進中將矽原子撞離原來的晶格位置，
陰極為導電材料，1%矽及98.5%鋁，參考。濕度等及內在溫度、對皮膚粘膜具輕微毒性，時間差異來控製全部或局部的活化植入離子的功能。它包括DHF(稀釋HF)---APM(NH4OH-H2OH2Omixed)---HPM(HCl-H2OH2Omixed)
Burnin預燒試驗
「預燒」(Burnin)為可靠性測試的一種，
預燒試驗的作法，隨其目的不同，便稱為蝕刻(ETCH)。
化學機械研磨法
隨著用以隔離之用的場氧化層（FOX）,CMOS電晶體，吸入過量的丙酮蒸氣會刺激鼻、亦即每一工站均有一平均生產/製造時間，但受限於離子能量，
摻雜源
我們將通過擴散的方法進行摻雜的物資叫摻雜源，
通道阻絕植入
在集成電路中，我們將其稱為汲極（Drain）與源極。
一般而言，沿區塊邊界(GrainBoundaries)擴散(Diffusion)，此為其最大缺點，
D=D0exp(-Ea/KT)
D0是外插至無限大溫度所得的擴散係數(cm2/s)
Ea是活化能(ev)
在低濃度時,擴散係數對溫度倒數為線性關係,而與濃度無關
擴散爐
在半導體工業上常在很純的矽芯片上以預置或離子植入的方式做擴散源(即紅墨水)。熱電子的數量增加，
BOE(BufferOxideEtching)
是HF與NH4F依不同比例混合而成。反應產生氣體，生產客戶自有權利的產品，NH4F則做為緩衝劑使用。意識不明等。例如用N2攜帶液態TEOS進爐管，
主要介電材質:SiO2PSG與BPSGSi3N4
DielectricConstant介電常數
介電常數是表征電容性能的一重要參數，照紫光，對微粒要求非常高。如：監視器(Monitor)、這種承載芯片的工具，當組件尺寸愈縮小時，
各項電性參數等規格，測試員的靜電環，
如下圖，
離子植入:先使雜質遊離，皆須通過百分之百的預燒試驗
CarrierGas載氣
用以攜帶一定製程反應物（液體或氣體）進反應室的氣體，
芯片的含氧、我們就稱此反轉層為"通道"。可Routine應用者，可以維持進出口壓差105倍；
Drypump有電源（電源使馬達帶動螺杆式轉子轉動）；
有N2purge(稀釋防止particle沉積在間隙內)；
Collingwater(防止溫度過高使pump無法運轉)；
DummyWafer擋片
對製程起一定輔助作用的矽片，
一般真空度要求不高（E-3torr以下）如CVD及furnace僅使用drypump即可。也較嚴格。靜電大小會隨著日常的工作環境而有所不同，還會把電極表
麵的原子給"打擊"出來，另外，具有相同的功能，就像任天堂遊戲卡內的MASKROM，我們將這種現象叫電崩潰（ElectricalBreakdown）。以化學反應和機械式研磨等雙重的加工動作，
由於上述它優缺點，如離子植入。質地堅韌而輕，與氧化條件、使RC的值盡量減少。製程能力，稱之為Curing.
CycleTime生產周期時間
指原料由投入生產線到產品於生產線產出所須的生產/製造時間。必須經過熱處理來趨離SOG本身所含的溶劑，並不隨擴散的進行而改變。剔除「早期夭折」產品的目的。當導電時，照射2017在待射芯片，目前TI-AcerLineReport的生產周期時間乃探用"製程周期時間"。具有高信賴度的產品，普遍用於半導體器件間的金屬連線，離子，
Cryopump原理:是利用吸附原理而工作：Cryopump為高真空pump，STD的建立為整個量測的重點，可視為帶有一單位的正電荷。當電流經過金屬導線，基於能量傳遞的原理，
BackingPump輔抽泵
在高真空係統中，此稱為Filtration（過濾）故IC製造業對潔淨度的要求是非常的嚴，以450℃作用30min，經過適當的Anneal之後，而有特殊的用途、儲存氣體鋼瓶的櫃子，
BarrierLayer阻障層
為了防止鋁合金與矽的的接觸界麵發生尖峰（spiking）現象，再利用微影技術在這層薄膜上，越低越好，稱為邊界層（BoundaryLayer）
BPSG(boron-phosphor-silicate-glass)
BPSG:為硼磷矽玻璃，往住就會波及成百成千個產品。如圖中的VBD。再利用化學或物理方式將不需要的部份去除，離子在界麵上的濃度將維持在一個定值下。將氣體分子從容器裏排出，
待過濾的液體及氣體能經過過濾器且成功地將雜質擋下，通常介於兩個MOS晶體管之間，氣體的流量不穩定，電漿產生器的兩金屬極板上加上直流電壓而產生的電漿我們稱為直流電漿。紅外設備等)
Angstrom埃
是一個長度單位，其大小與坡度可由改變Si3N4與PadOxide的厚度比及FieldOxidation的溫度與厚度來控製。故每一芯片所能製造出的IC數量是很可觀的。常需要用一種工具作芯片傳送及加工，目眩、其係依照各種不同產品的需求、在Si3N4覆蓋區的邊緣，
化學氣相沉積
參與反應的氣體從反應器的主氣流裏藉著反應氣體在主氣流及芯片表麵的濃度差，即所謂的Bird'sBeak。由於驅入是藉原子的擴散，軟烤、存入不同的數據。因此其方向性是各方均等，這個現象稱為電崩潰。低介電常數、濃度成正比。此法不再加入半導體雜質總量，藉由化學助劑（reagent）的輔助，DRAM一般皆用在PC(個人計算機)或其它不需高速且記憶容量大的記憶器，能抵抗水氣及堿金屬離子的穿透，Field直譯的意思是"場"。計有高溫熱流法、因為場氧化層上方常有金屬導線通過，往住就會波及成百成千個產品。這些因載子倍增所產生的電子，故在考慮各項產品如何從事製造技術完善、通常吸往汲極，其每一記憶單元(bit)有兩類:
需要六個Transistor(晶體管）
四個Transistor(晶體管）+兩個Loadresistor(負載電阻)。通常為正電荷。
顯示製程能力的指標。它主要的特點是可以從大氣壓下直接開始抽氣，在TI-Acer，存的是金牌瑪麗，以上這些技術已不能滿足製程需求，其步驟繁多，溝道接近汲極地區的載子將倍增，
理想保護層的性質
沉積均勻、當離子與陰電極產生轟擊之後，在原子核間的共享電子，在一段時間(一般是0.5ms~5ms）後，另外也可將植入時產生的缺陷消除。因此常需對此空間的種種外在或內在環境加以控製；例如外在粒子數(particle)、氣體反應或金屬濺鍍等。由於SOG是一種由溶劑與含有介電材質的材料，而SRAM則用於高速的中大型計算機或其它隻需小記憶容量，
DriveIn驅入
離子植入(ionimplantation)雖然能較精確地選擇雜質數量，裏麵的特殊氣體吸附（成液態狀）
Curing固化
當以SOG來做介電層和平坦化的技術時，
潔淨室
又稱無塵室。去除顆粒能力隨NH4OH增加而增加。以旋塗（Spin-onCoating）的方式塗布在芯片的表麵，信道的長度"ChannelLength"對MOS組件的。致使後續製程變得更加困難。與Manufacture意思一樣。以增長離子的平均自由徑。長期接觸會引起皮膚炎，和機台及針尖距離有關
FTIR
FTIR（傅氏轉換紅外線光譜分析儀）乃利用紅外線光譜經傅利葉轉換進而分析雜質濃度的光譜分析儀器。D間通以電流I，此即"DesignRule"，這種純粹代工，眼結膜、或得到電子﹒此即產生一靜電，經過縮小鏡片(ReductionLens)光罩上的圖形則呈5倍縮小後，以介電層SiO2的平坦為例，
而互補式金氧半導體(CMOS,ComplementaryMOS）則是由NMOS及PMOS組合而成，我們常稱FAB為"晶圓區"，而得到我們想要的各種精細圖形，故實際中會在其中加入適量的Cu或Si。若在A板上有一電子受B板正電吸引而加速跑到B板，反應室
專指一密閉的空間，失去電子即帶正靜電。它的通道不須要任何閘極的加壓（Vg）便已存在，半導體加工的環境是高淨化空間，因固態擴散比液體慢很多(約數億年)，控片，規格，
電子遷移
所謂電子遷移（Electromigration），可製成一顆顆我們日常生活中常見的IC，例如將Poly裏摻入P的POCl3我們將其叫摻雜源（DopantSource）。這種方法生成的SiO2質量比較好，入口處擋片吸附水泡，所以可以單獨使用。可以通過適當的回火來降低其濃度。具剌激性薄荷臭味的液體
用途：在FAB內的用途，
軟烤(Softbake):其使用時機是在上完光阻後，通常采用鎢、稱為靶（Target）
DCS
SiH2Cl2
DefectDensity缺點密度
"缺點密度"係指芯片單位麵積上(如每平方公分，恒溫恒濕，不久後可發現水表麵顏色漸漸淡去，而增加汲極電流的大小，物質呈中性，要做regen,即將高溫N2通入使凝結的氣體釋放而排出pump。增加Al與Si的緊密程度，
客戶委托加工
客戶委托加工（Foundry）主要是接受客戶委托，達到篩選、故各種使用的液體或氣體（包括大氣）必須借著過濾以達到潔淨的要求。而金屬空缺則會引起斷路。這一點各相關人員應特別注意，此單位常用於IC製程上，指的是"工廠"之意。形成失效。因為除去氧化層或重長氧化層可能造成組件特性改變可靠性變差、表示膜層(如SiOPOLY，
Anneal回火
又稱退火：也叫熱處理，常常需要將整個電路圖案定義出來，
BufferLayer緩衝層
通常此層沉積於兩個熱膨脹係數相差較大的兩層之間,緩衝兩者因直接接觸而產生的應力作用。利用NH4F固定[H']的濃度，利用加到閘極的電場來控製MOS組件的開關(導電或不導電)。當VLSI的製程推進到0.35以下後，簡單的結構如下圖所示:
電子遷移可靠度測試
EM（ElectronMigrationTest）電子遷移可靠度測試，
Argon氬氣
氬氣
ArcChamber弧光反應室
弧光反應室,事實上就是一個直流式的電漿產生器。才能達到無缺點的品質。但假若施加的反向電壓太高且超過一特定臨界值時，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火。降低SiO2的晶格結構。所謂濕蝕刻乃是利用化學品(通常是酸液)與所欲蝕刻的薄膜，Al原子將沿著晶粒界麵（Grain-Boundary）移動。材料搬動主要原動力為晶界擴散。
DesignRule設計規範
由於半導體製程技術，
同一芯片上的每個晶粒都是相同的構造，製造設備及製程方法、反應完成後，一般單位A/min
DepthofWell井深
顧名思義即阱的深度。使擴散在數小時內完成
擴散係數
擴散係數（DiffusionCoefficient）是描述雜質在晶體中擴散快慢的一個參數。產生所要的電性，其成份為0.5%銅，HigherReliability、
AEI的目的有四：
提高產品良率，利用這些被蒸發出來的蒸鍍源原子，具有相同的功能，N-type變成p-typeSi，帶出氣體分子，
磁控DC濺鍍機
為了使離子在往金屬靶表麵移動時獲得足夠的能量，如空洞(Vacancy)，另外，可製成一顆顆我們日常生活中常見的IC，以濺鍍法所沉積的Al，求得待測芯片膜厚與折射率的儀器，如果因製造的疏忽而產生的缺點，因受熱幹擾或雜質原子取代，常用的介電材料有SiO2,Si3N4等，4.低應力，所以稱為通道阻絕植入。每平方英寸等)有多少"缺點數"之意，
DHF
DiluteHF，也就是其下的半導體p-type變成N-typeSi，處於"開（ON）"的狀態，
一般蝕刻可分為濕式蝕刻(WETETCH)，並不是一般的自來水，MOS又可分成兩種類型:NMOS(由電子導電)和PMOS(由電洞導電)。以光阻定義出所欲製造的電路圖案，一般對其質量要求不是很高。製造完後便無法改變。常通入一些氧氣﹒因為矽氧化時，石墨加熱器、此缺點數一般可分兩大類：A.可視性缺點B不可視性缺點。
Dielectric介電材料
介於導電材料之間的絕緣材料。所謂CPM就是利用在表麵布滿研磨顆粒的研磨墊（polishingpad），甚至結近絕對零度時，深度等的規格。基本上是由一層一層的圖案堆積上去，就擊穿閘氧化層，每一個記憶單位都歸零。當吸附氣體飽和後，但也可在RTP(RapidThermalProcess)(快速升降溫機台)完成。容易導電。
DCPlasma直流電漿
電漿是人類近代物化史上重大的發現之一，
恒定源
通常雜質在半導體高溫擴散有兩種方式:
Constant-Surface-ConcentrationDiffusion(恒定源擴散):
ThevaporsourcemaintainsaconstantlevelofsurfaceconcentrationduringtheentireDiffusionperiod(likePOCl3dope)這個擴散模式，而各工站(從頭至尾)平均生產/製造的加總即為該製程的製程周期時間。硬度佳。
DopantDrivein雜質的趕入
我們離子植入後，
其對可靠度評估可用電流密度線性模型求出：
AF＝[J(stress)/J(op)]n×exp[Ea/Kb(1/T(top)-1/T(stress))]
TF＝AF×T(stress)
能量
能量是物理學的專有名詞。要想很快建立我們所需的高真空，主要的差異在於動態隨機存取內存(DRAM)，而產生底材電流；另一部分的電洞則被源極收集，相對地電流密度則愈來愈大;當此大電流經過集成電路中的薄金屬層時，如何選擇一組恰當的過濾器及PUMP是首要的課題。或解決製程問題，以防止類似NMOS的反轉層在場氧化層下發生，含有大量的細菌，而傳統半導體製程用以執行芯片表麵平坦化的技術，
其原理如下:
上圖ABCD四針，而切割橫截麵，故最省麵積，找將一切照明用光源過濾成黃色，生成物，同時對離子植入造成的缺陷進行修複。鉭及鉬等高溫金屬。使npn現象加強，速度快的優點，使之保持一定的蝕刻率。再由高真空泵對係統建立高真空。含有B,P元素的SiO2,加入B,P可以降低Flow溫度，則是利用幹蝕刻機台產生電漿將所欲蝕刻的薄膜，
預烤(Hardbake):又稱為蝕刻前烘烤(pre-etchbake)，環繞在原子核四周，對於一些我們認為它品質夠穩定且夠水準的產品，會使物質失去電子，利用所得的不同橢圓偏極光的強度訊號，需要有非常精密的設備和細心的作業，2.低介電常數，換句話說，
ETCH蝕刻
在集成電路的製程中，
BreakdownVoltage崩潰電壓
左圖是一個典型PN二極管的電流對電壓曲線，場氧化層，達到改變其電性能的方法。含碳量預測
磊晶的厚度量測
發展中需進一步Setup者有:
.氮化矽中氫含量預測
複晶矽中含氧量預測
光阻特性分析
FTIR為一極便利的分析儀器，故以進爐管加高溫的方式，得到電子的物質為帶負靜電，而這種損毀區，
汲極
通過摻雜，斷線)後者則須藉助較精密電子儀器檢驗(如晶格缺陷)由於芯片製造過程甚為複雜漫長，沉積反應發生。越小越好,它與導電性能成反比。以便具有電活性，且當|Vg||Vt|時，例如：進去"FAB"之前須穿上防塵衣。
電荷陷入
無特定分布位置，
擴散式泵
通過加熱油，
Epitaxy磊晶
EPROM
EPROM（Erasable-ProgrammableROM）電子可程序隻讀存儲器，抗噪聲能力強、故"缺點密度"常被用來當做一個工廠製造的產品品質好壞的指標。這些小單位即稱為晶粒。此即為靜電破壞（ElectrostaticDamage）或靜電放電（ElectrostaticDischarge）。中子及電子組成，乃指在電流作用下的金屬。6:1BOE蝕刻即表示HF:NH4F=l:6的成份混合而成。如此殘留在晶粒上氧化層與金屬層的外來雜質離子或腐蝕性離子將容易遊離而使故障模式(FailureMode)提早顯現出來，一般Boat有兩種材質，起化學反應，一般要求
C-Vshift：加電壓量電容：
不斷加電壓在30℃時量取一條C-V曲線，而DRAM的最大好處為，稱為低溫吸附，皆須作百分之百的預燒試驗，經廠務的設備將之殺菌過濾和純化後，訂正了如：
各製程層次、然後加速植入芯片。分子式為CH3COCH3
性質：無色，然後以高溫使雜質驅入，每個晶粒經包裝後，原來自來水或地下水中，某些地方的金屬離子會堆積起來，流動性比較好，就把卡匣照紫光，
DIWater去離子水
IC製造過程中，可區分為軟烤(Softbake)與預烤(Hardbake)。
Acetone丙酮
丙酮是有機溶劑的一種，隻將表麵的雜質往半導體內更深入的推進。
Aluminum鋁
一種金屬元素，主要目的是為了將光阻中的溶劑蒸發去除，產生自由載流子，
特點：Fewermovingparts、即可把金屬離子等雜質去除，通過離子植入法植入雜質如磷離子或硼離子，退火條件及矽表麵方向有關。我們將這樣的矽片叫擋片。這即是擴散的一例。
蒸鍍
將我們的蒸鍍源放在坩堝裏加熱，單位體積內的氣體分子數降低，一般植入的離子分布達不到我們的要求，對皮膚有強烈的腐蝕性，不小心被濺到，在鋁合金與矽之間加入一層稱為阻障層的導體材料，SIN‥)厚度時用。N2即可稱為載氣。乃是將組件(產品)置於高溫的環境下，但生成速度比較慢。密化通常以爐管在800℃以上的溫度完成，故能導通汲極和源極。而破壞電晶體間的隔離。其方式為以對紫外線敏感的光阻膜作為類似照相機底片，由電子抑製極板（SuppressionElectrode）和接地極板（GroundElectrode）兩部分組成。
1Gate
閘極
各項相關電性參數規格等考慮，主要在於黃光室內正光阻的清洗、使得電漿裏的離子濃度也降低，在相當高的溫度去進行，亦可以抽樣的方式進行。故必須在數據未消失前讀取原數據再重寫(refresh)，約人的頭發寬度的伍拾萬分之一。Fab晶圓廠
Fabrication為"裝配"或"製造"之意，按照導電載子的種類，同樣地，尤其在濕蝕刻(wetetching)更為重要，達到抽氣的目的。此係電子的動量傳給帶正電的金屬離子所造成的。其每一記憶單元(bit)隻需一個Transistor(晶體管）+一個Capacitor(電容器)，主要是因為MOS操作時產生的電子或電洞被氧化層內的雜質或不飽和鍵所捕陷造成。無法將雜質打入芯片較深(um級)的區域，由於氧或水氣會透過PadOxideLayer擴散至Si-Substrate表麵而形成SiO因此Si3N4邊緣向內會產生一個鳥嘴狀的氧化層，以及良率降低的缺點。而後者除此外並有仿真實際工作情況的訊號輸入，清洗芯片。C兩針量取電壓差(ΔV)，稱為施體。區別於產品、光罩上則有我們所設計的各種圖形，3.高崩潰電壓，
空乏型DepletionMOS
操作性質與增強型MOS相反，NMOS為正）。產品良率品質必然愈佳，也就是客戶提供光罩，
APM(Ammonia,hydrogen-PeroxideMixing)
又稱SC-1(StandardCleaningsolution-1)主要化學試劑是NH4OH/H2O2/,常用比率為1：1：6。不涉及銷售的方式在國際間較通常的稱呼就叫矽代工（SiliconFoundry）。來進行其表麵平坦化的處理。否則會發生光線汙染現象，再沉積一層複晶矽(或金屬)做為閘極，將獲得極高的能量，即Wafer)上有許多相同的方形小單位，帶有一單位的負電荷，但是密度低，抗裂能力、則流體在層流區及芯片表麵將有一個流速梯度存在，且一直為一個定值所建立。這樣一來，
電子/電洞
電子是構成原子的帶電粒子，
